СОРОЗ СОВЕТСКИХ СОНИАЛЕНСТВИЕСКИХ РЕСПУБЛИЕ


.... SU.... 1686449 A2

15135 G 06 F 12/00

ГОСУДАРСТВЕННЫЙ ХОМИГЕТ ПО ИЗОБРЕТЕНИЯМ И ОТКЕБІТИЯМ ПРИ СКИТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

к авторскому свидетельству



(61) 1573458
(21) 4753002/24
(22) 23.10.89
(46) 23.10.91. Бюл. № 39
(72) Н.Г.Паркоменко, С.В.Козелков,
В.К.) Лозбенев и С.С.Карленко
(53) 681.325(088.8)
(56) Авторское свидительство СССР
№ 1573458 (положительное решение по
заявке № 4487231/24-24 от 26.09.1988 г)-про-

Изобретеные отмосится к автоматике и общислительной технике и может быть использопано в качестве модуля связывания погических и физических адресов любых функционально законченных блоков (процессоров, блоков памяти и т.д.)

Целью изобретения является расширение функциональных везможностей устройства за счет придания ему способности самоконтроля.

На фиг 1 представлена функциональная схема устроиства (для трех бложов памяти); на фиг. 2 - схема бложа контроля

Устройство содержит группу персключателей 1-3, регистр 4 логического адреса, регифратор 5 логического адреса, пераую группу элементов ИПИ 6, 7, элементы 5 и 9 коммутации периой и второй групп, вход 10 догического адреса шифратор 11 физического адреса регистр 13 и лошифратор 14 физического регистр 13 и лошифратор 14 физического

адресов. Цель изобретения - расширение функциональных возможностей устройства за счет придания ему способности самокентроля. Устроиство содержит переключателы 1-3. регистр 4 логического адреса, дешифратор 5 логического адреса, первую группу элементов ИЛИ 6. 7. элементы 8. 9 коммутации, шифратор 11 физического адреса, регистр 13 физического адреса, вторую группу элементов ИЛИ 15. 16. шифратор 17 логического эдреса. блоки 20 и 21 контроля, вызодной элемент ИЛИ 22. Устрейство может использоваться не только как устройство для адресации, но и как устройство связывания математических и физических алресов в отказоустойчивых вычислительных системах. 1 э.п. ф-лы, 2 ил.

адреса, вторую группу элементов ИЛИ 15 и 16. шифратор 17 логического эдреса, выход 18 логического адреса, выход 18 логического адреса, выход 19 физического адреса, блоки 20 и 21 контроля, выходной элемент ИЛИ 22, выход 23 признака неиспраэности, вход 24 "Контроль 1", вход 25 "Контроль 2", Каждый блок контроля (смфиг, 2) содержит мультиплексор 26, демультиплексор 27, схему 28 сравнения и элемент ИЛИ, 29, первый 30 и второй 31 информационные выходы вход 34 начала работы, управляющий вход 35, выход 36 признака неисправности.

Устройство работает следующым сбра-

Сразу же после подачи питания начинается свамс коммутации в матрице (элементы 6-9, 15%16) в соответствии с сигналами переключателей 1-3. Сигнал высокого уровия (ВУ) на выходе переключателей 1-3 соответ..... SU.... 1686449 A

5

20

стпует состоянию "Блок включен/исправен". сигнал низкого уровня/НУ/- "Блок выключен/неисправент. После завершения переходных процессов в матричном коммутаторе устройство готово к работе в режиме связывания логических и физических адресов (ЛА и ФА). При этом преобразования ЛА ФА и ФА - ЛА происходят совершенно независимо друг от друга: ЛА, поступающий вход 10. преобразуется в ФА на выходе 12, а ФА 10 с входа 19 - в ЛА на выходе 18. В те моменты прамени, когда центральный процессор не использует связанный адрес (после его зажвата). устройство может переводиться в один из двух режимов контроля. Режимы эти отличаются друг 15. "Контроль 1" с выхода БК 20, а в режиме от друга только тем, какой адрес является контрольным - ЛА на входе 10 ("Контроль 1") или ФА на входе 19 ("Контроль 2").

Режимы задаются следующим образом.

Вход 24	Вход 25	··
0	0	Режим внешних обращений
1	0	* Контроль 1
0	1	" Контроль 2"
1	1 :	Запрещенная комбинация

Рассмотрим режим "Контроль 1". В этом случае сигнал ВУ на входе 24 через 30 вход начала работы перясто БК 20 разрешает работу схемы 28 сравнения БК 20. Тот же сигнал ВУ на входе 24 через управляющий вход еторого БК 21, во-первых, поступая на управляющий вход мультиплексора 26, де- 35 являются соответственно выходами логичелает возможным прохождение ФА с выхода -иифратора ФА 11 на первый информационный выход БК 21 и, во-вторых, поступая на управляющий вход демультиплексора 27, направляет сигнал с его входа на его первый 40 выход. (Сигнал ВУ /НУ/ на управляющем входе мультиплексора 26 означает соединение его выхода с его вторым (первым) входом: сигнал ВУ /НУ/ на управляющем входе демультиплексора 27 означает соединение 45 его входа с его первым (вторым) выходом). Поскольку в режиме "Контроль 1" сигнал на входе 25 имеет НУ, то схема сравнения 28 второго БК 21 не работает. Таким образом, в режиме "Контроль 1" второй БК разрешает 50 поступление на вход регистра 13 ФА, физичаского адреса, поступающего с выхода шифратора 11, и одновременно с этим. обеспечивает отключение выхода 12 и входа 19 от остальной схемы. В первом БК (блок 55 20) осуществляется сравнение логического эдреса, поступающего с входа 10, с логическим адресом, снимаемым с выхода шифратора 17. Так происходит контрольное преобразование ЛА ФА и образное преоб-


разование ФА ЛА со сравнением исходного и полученного ЛА. Аналогично. в режиме "Контроль 2" первый БК обеспечивает поступление на вход регистра 4 логического адреса, поступающего с выходя шифратора 17. и, одновременно с этим, отключение выхода 18 и входа 10 от остальной схены. Во втором БК осуществляется сравнение ФА. поступающего с входа 19, с ФА, снимаемым с выхода шифратора 11. Так происходят контрольные преобразования ФА ЛА. и обратное преобразование ЛА ФА (со сравнениом исходного и полученного ФА). Сигнал неисправности, снимаемый в режиме "Контроль 2" — с выхода БК 21, поступает через элемент ИЛИ 22 на выход 23 устройства и используется как флаг - признак неисправности устройства для адресации.

Формула изобретения

1. Устройство для адресации по авт. св. № 1573458, отличающеесятем, чго! с целью расширения функциональных возможностей за счет придания ему способно-25 сти самоконтроля, в него введены два блока контроля и выходной элемент ИЛИ, причем входы логического и физического адресов устройства соединены с первыми информационными входами первого и второго блоков контроля соответственно, первые информационные выходы которых соединены с информационными входами регистров логического и физического адресов соответ-СТВЕННО. В ВТОРЫЕ ИНФОРМАЦИОННЫЕ ЯЫХОДЫ ского и физического адресов устройства. вторые информационные входы блоков контроля соединены соответственно с выходами шифраторов логического и физического эдресов, вход начала работы первого блоха контроля и управляющий вход второго блоков контроля объединены и являются входом "Контроль 1" устройства, управляющий вход первого блока контроля и еход начала работы второго блоков контроля объединены и ввляются входом "Контроль 2" устройства, выходы признака неисправности блоков контроля срединены с входами выходного элемента ИЛИ, выход которого является выходом признака неисправности устройства.

2. Устройство по п.1. о т л и ч э ю щ е е-С Я ТЕМ. ЧТО БЛОК КОНТООЛЯ СОДЕРЖИТ МУЛЬТИплексор, демультиплексор, схему сравнения и элемент ИЛИ, причем вход начала работы блока соединен с первым входом элемента ИЛИ и с управляющим входом схемы сравнения, управляющий вход блока соединен с вторым входом элемента ИЛИ и с управляющим входом нультиплексора. выход которого является первым информационным выходом блока первый информационный вход которого соединен с первым информационным входом мультиплексора и первым вкодом ске- 5 мы сравнения, выход которой является выходом признака неисправности блока, второй информационный вход которого со-

единен с вторым информационным входом мультиплексора и информационным входом демультиплексора, первый выход которого соединен с вторым входом схемы сравнения, управляющий вход - с выходом элемента ИЛИ, а второй выход является вторым информационным выходом блока.



Редактор Т. Шагова	Составитель А.Баркина Тежред М.Моргентал	Корректор М.Демчик	
Закая 3599 ВНИИПИ Государсті	Тираж	Подписное ниям и открытиям при ГКНТ СССР	
	13035. Москва, Ж-35. Раушска	иям и открытиям при ГКНТ СССР я наб., 4/5	

Annex 20

SU No 1686449, published October 23, 1991

Specification of Invention to Certificate of Authorship 1686449 Al

[61] 1573458

[19] SU [11] 1686449 A1.

[21] 4753002/24

[51] Int CL3 G 06 F 12/00

[22] Piled: Oct. 23, 1989

[46] Oct. 23, 1991. Bulletin No 39

[53] UDC 681.325 (088.8)

[72] Inventors: N.G. Parkhomenko, S.B. Kozelkov, V.Yu. Lozbenev and

S.S. Karpenko

[54] AN ADDRESSING DEVICE

[57] The invention relates to the automatics and computer engineering and may be used as an hardware module to bind the mathematical and physical addresses. An object of the invention is in widening the functional possibilities of the device by providing a self-test ability. The device comprises switches 1 - 3, logical address register 4, logical address decoder 5, the first group of elements OR 6, 7, elements 8, 9 to switch physical address decoder 11, physical address register 13, the second group of elements OR 15, 16, logical address encoder 17, test units 20, 21, output element OR 22. The device can be used not only as an addressing device, but also as one binding the mathematical addresses to physical ones in fault-tolerant computer systems.

The device operates as follows.

As soon as the power is on the switching session starts in the array (elements 6-9, 15, 16) in accordance with the signals of switches 1-3. High-level signal at switches 1-3outputs corresponds to state "Unit on/perfect", low-level signal corresponds to state "Unit off/failed".

As soon as the transients are completed in array switch the device is available to operate in the mode of binding the logical and physical addresses. Logical address/ physical address and physical address/ logical address mappings are independent from one another: a logical address, transmitted to input 10 is mapped to a physical address at output 12, and a physical address at input 19 is mapped to a logical address at output 18. When the central processor does not use the bound addresses (upon its capture), the device can be switched over to one of two test modes. The only difference between these modes is in the

fact which address is reference - logical address at input 10 ("reference 1") or physical address at input 19 ("reference 2).

The modes are predetermined in the manner as follows.

Input 24	Input 25	
0	0	Mode of external calls
1	Ü	"Reference 1"
0 .	†i	"Reference 2"
1	1	Illegal combination

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.